AMD Zen 6 berpotensi membuka jalan bagi prosesor desktop Ryzen hingga 24 core serta chip gaming Ryzen X3D 12 core dengan kapasitas cache lebih besar. Peluang itu muncul dari desain chiplet baru yang mendukung 12 core berperforma penuh dalam satu core complex die atau CCD.
AMD belum mengumumkan prosesor Ryzen konsumen berbasis Zen 6. Namun, perusahaan telah memaparkan rincian arsitektur tersebut dalam presentasi teknis untuk prosesor server Epyc Venice, yang memakai dasar desain CPU yang sama.
Setiap CCD Zen 6 memuat 12 core dan 48 MB cache L3 bersama. Angka tersebut meningkat 50% dibandingkan Zen 5 yang memiliki delapan core dan 32 MB cache L3 per chiplet.
Kapasitas cache per core tetap berada di level 4 MB. Meski begitu, kenaikan jumlah core dalam satu CCD dapat mengubah rancangan prosesor Ryzen kelas atas, karena konfigurasi 24 core dapat dibangun dengan dua chiplet.
Potensi Untuk Ryzen X3D
Desain 12 core dalam satu chiplet juga berpotensi penting untuk prosesor gaming Ryzen X3D. Saat ini, prosesor Ryzen 12 core membutuhkan dua chiplet, sehingga komunikasi antarchiplet dapat menambah latensi ketika game membagi beban kerja ke keduanya.
Dengan Zen 6, AMD dapat membuat CPU 12 core memakai satu CCD dengan seluruh core mengakses cache L3 yang sama. Konfigurasi ini berpotensi mengurangi kerumitan penjadwalan pada model X3D dual-chiplet, yang saat ini perlu mengarahkan game ke core dengan akses ke 3D V-Cache tambahan.
AMD telah memperlihatkan pendekatan serupa pada prosesor server Epyc Venice-X. Satu chiplet pada rancangan tersebut menggabungkan 48 MB cache L3 bawaan dengan 96 MB 3D V-Cache bertumpuk, sehingga totalnya mencapai 144 MB per CCD 12 core.
Sebagai pembanding, prosesor X3D saat ini menawarkan total 96 MB cache L3 per CCD. Kapasitas 144 MB itu belum menjadi konfirmasi spesifikasi Ryzen X3D mendatang, tetapi menunjukkan kemampuan cache yang tersedia pada desain Zen 6.
Peningkatan Di Luar Jumlah Core
Zen 6 juga membawa pembaruan pada prediksi cabang dan pemulihan setelah prediksi yang keliru. AMD turut memperbesar operation cache menjadi sekitar 6.750 entri, sementara bagian front end dapat mengirim hingga 18 operasi per siklus.
Perubahan tersebut ditujukan untuk meningkatkan instructions per clock atau IPC. Dampaknya berpotensi terasa pada game yang tidak memanfaatkan seluruh 12 core, karena peningkatan performa tidak hanya bergantung pada jumlah core dan cache.
Dalam presentasinya, AMD menunjukkan IPC geometric mean sekitar 27% lebih tinggi untuk varian Zen 6c yang lebih padat pada beban kerja AI dan server. Angka itu tidak mewakili performa gaming maupun core Zen 6 standar, sehingga tidak dapat dipakai sebagai ukuran langsung peningkatan Ryzen masa depan.
Kecepatan clock, konsumsi daya, dan konfigurasi final prosesor Ryzen berbasis Zen 6 masih belum diketahui. Namun, arsitektur ini memberi AMD ruang untuk memadukan keunggulan gaming Ryzen X3D delapan core dengan kapasitas core dan cache yang lebih besar dari lini Ryzen 9.
